新華社北京5月26日電 特稿｜“韜定律”引全球關注 中國企業勇探半導體發展新路徑

新華社記者張瑩

中國華為公司25日正式發表“韜（τ）定律”，提出以“時間縮微”替代“幾何縮微”作為半導體與電子系統演進的新指導原則，引發全球關注。國際媒體和業界專家認為，中國企業此次提出的半導體領域發展規律，意味著半導體產業演進不再僅僅依賴晶體管尺寸縮小，而是可以通過系統級的優化實現能效提升，這為產業發展與躍升提供了新思路與重要突破方向。

從摩爾定律中突圍

過去數十年，摩爾定律被認為是指引全球半導體產業演進的核心規律，即單位面積集成電路上可以容納的晶體管數量每18至24個月翻一番，芯片性能隨之提升。但隨著晶體管尺寸接近物理極限，這種傳統“幾何縮微”驅動的發展模式面臨瓶頸。

2026年3月2日，在西班牙巴塞羅那，人們在華為展區參觀。為期4天的2026年世界移動通信大會當日在巴塞羅那會展中心開幕。新華社記者 程敏 攝

華為公司董事、半導體業務部總裁何庭波25日在2026國際電路與系統研討會的主旨演講中說，為了應對摩爾定律面臨的困境，華為創新性提出邏輯折疊等新技術，構建了貫穿器件、電路、芯片到系統層面的多層級協同優化體系。該體系以系統性降低時間常數τ為目標，以驅動各層級性能、能效、晶體管密度的持續提升。

路透社援引市場研究機構奧姆迪亞公司中國區半導體研究總監何暉的話說，華為所提出的技術方案，不再單純依賴縮小晶體管尺寸，而是致力于縮短連接路徑、降低信號延遲以及優化芯片內部的數據傳輸，是從傳統制程的“幾何縮微”轉向系統層級的效能提升。在先進制程工藝受限情況下，這是切實可行的性能提升方式。

咨詢機構DGA集團亞洲和美洲地區技術事務負責人保羅·特廖洛對美國消費者新聞與商業頻道表示，華為將工程策略總結為一種規律，其方案是一種系統層面的優化理念：縮短線路、堆疊架構、優化內存語義，并對芯片、封裝、軟件和集群等進行協同設計。

“另一個DeepSeek時刻”

分析人士認為，華為發表“韜定律”是中國半導體產業在建立自主產業生態系統方面邁出的重要一步，展現了中國企業為建立獨立自主的芯片創新體系所作的努力。

美國市場觀察網站援引伯恩斯坦公司一份分析報告報道，華為發表“韜定律”可能是“另一個DeepSeek（深度求索）時刻”，即像一年多前DeepSeek橫空出世那樣，給整個行業發展帶來巨大而廣泛的影響，進而激發各方對投資建設本土產業生態的信心。路透社認為，鑒于前沿技術已成為中國未來經濟發展的重要支柱，華為在芯片領域取得突破意義重大。

2026年3月3日，在西班牙巴塞羅那舉辦的世界移動通信大會上，參觀者在華為展臺觀看折疊屏手機的內部結構。新華社記者 程敏 攝

何庭波介紹，過去六年，華為基于“韜定律”已成功設計和量產381款芯片，廣泛覆蓋千行百業數字化轉型需求。其中，計劃于2026年秋季推出的麒麟芯片，率先采用邏輯折疊技術，性能大幅提升。預計到2031年，基于“韜定律”的高端芯片晶體管密度將達到1.4納米制程的同等水平。

彭博社報道指出，如果華為能夠量產達到1.4納米制程性能水平的芯片，意味著大規模生產5納米和更先進制程芯片并不像業界普遍認為的那樣必須依賴極紫外（EUV）光刻機。專業研究機構國際數據公司中國區總裁霍錦潔對彭博社表示，“韜定律”可以“為中國半導體產業提供一個新的參考標準，幫助其克服工藝節點限制”。

照亮產業發展新途

在“后摩爾定律時代”，全球半導體產業演進面臨復雜的技術現實。

全球計算聯盟秘書處首席技術官苗福友認為，當前模塊間通信時延已成為制約高端計算效率的核心因素，傳統以半導體硬件資源數量衡量計算性能的標準，已難以反映產業實際狀況。“韜定律”突破傳統體系局限，綜合架構創新、芯粒、先進堆疊等多項前沿技術，從通信時延這一維度重構計算性能評價標準，為行業發展提供了全新思路與重要突破方向。

2025年11月23日，第二十二屆中國國際半導體博覽會在北京開幕，觀眾在博覽會現場參觀。新華社記者 潘旭 攝

在霍錦潔看來，“韜定律”由一家企業提出，將全球半導體產業的趨勢與觀點整合成連貫理論，在半導體發展史上也是不多見的。

何庭波在演講中表示，“韜定律”將推動“單一芯片性能競爭”轉向“全系統能效競爭”，推動產業從“制程驅動”向“架構+軟件+芯片協同驅動”轉型，釋放系統級創新紅利，適配人工智能、自動駕駛等新興場景需求。

展望未來，開放合作對于推動半導體產業發展至關重要。何庭波認為，在半導體演進的路徑上，沒有一家企業可以獨自完成所有答案。在“韜定律”路徑下，華為期待與全球科學家、工程師和產業伙伴緊密合作，共同推動半導體與電子產業持續發展。